제 3 장  종속전원과 Op Amp

* 차례

3.1 정의

3.2 종속전원이 있는 회로

3.3 연산증폭기 (Op Amp)

3.4 음귀환의 역할

3.5 기본 Op Amp 회로

3.6 기본 Op Amp 회로의 상호접속

3.7 실용 Op Amp

3.1 정의

* 종속전원(dependent source) 또는 제어전원(controlled source)

: 회로의 다른 곳에 존재하는 전원에 종속(제어)되는 전원.

[eqn: cdot]회로기호 :

그림 3.1

[eqn: cdot]종속전원의 종류 :

1) VCVS (voltage-controlled voltage source : 전압제어전압원)

[eqn: ->] [eqn: mu`] : 전압이득(voltage gain)

2) CCVS (current-controlled voltage source : 전류제어전압원)

[eqn: ->] [eqn: r`] : 전달저항(transresistance)

3) VCCS (voltage-controlled current source : 전압제어전류원)

[eqn: ->] [eqn: g`] : 전달컨덕턴스(transconductance)

4) CCCS (current-controlled current source : 전류제어전류원)

[eqn: ->] [eqn: beta`] : 전류이득(current gain)

그림 3.2 :

예) 두 개의 저항, 한 개의 독립전류원, 한 개의 전류제어전압원(CCVS)이 있는       회로 : 그림 3.3

* 종속전원의 용도

- 증폭기 회로

- 능동필터 (제14장 참고)

- 부하가 걸리는 것 방지

- 음저항 회로

3.2 종속전원이 있는 회로

* 종속전원이 있는 회로도 종속전원이 없는 회로와 같은 방법으로 해석.

- KCL과 KVL

- Ohm's law

- 직-병렬 등가회로

- 테브냉 등가회로와 노튼 등가회로

- 전압분배와 전류분배

예제 3.1) 다음 그림 3.4의 회로에서 [eqn: i`]를 구하라. 단, 종속전원은 전압 [eqn: v_1`] (제어   신호)에 의해 제어되며, 전압이득이 +3인 VCVS이다.

<해>

[eqn: cdot]By KVL,

[eqn: -v_1 `+`3`v_1`+`6`i `=` 6`]

[eqn: THEREFORE ~~2v_1 + 6i=6` ~cdots~(1)]

[eqn: cdot]By Ohm's law,

[eqn: v_1 `=` 2(`-i`) `= `-2`i`~cdots~(2)]

[eqn: cdot]식 (2)를 식 (1)에 대입,

[eqn: 2`(`-2`i`)`+`6`i`=`6]  [eqn: ->]  [eqn: i=3`rmA`]

3.3 연산증폭기(Operational Amplifier : Op Amp)

* 연산증폭기(Operational Amplifier : Op Amp)

: 이득이 매우 큰 전압제어전압원(VCVS) 처럼 동작하는 전자소자.

* 회로기호 : 그림 3.5

[eqn: under{v_"in" = v_{i`1} `- v_{i`2}`}]

[eqn: cdot]또 다른 회로기호 (자주 사용되지 않음) : 그림 3.6

* Ideal op amp의 성질 :

1) (+)단자와 (-)단자 사이의 입력저항이 무한대  ([eqn: R_i =inf`])

2) 출력단자와 접지 사이의 출력저항이 0  ([eqn: R_o =0`])

3) (+)단자와 (-) 단자 사이의 가상 내부 단락  ([eqn: v_"in" =0`])

4) 전압이득이 무한대  ([eqn: A=inf`])

* 이상전압증폭기 op amp 회로 모델 : a VCVS

그림 3.7

[eqn: cdot]개루프회로(open-loop circuit)  : 귀환경로가 없음.

폐루프회로(closed-loop circuit) : 귀환경로가 있음.

예제 3.2) 다음 그림 3.8의 회로에서 Op Amp가 [eqn: A=10^5`]일 때, 전원전류 [eqn: i_s`]와     부하전압 [eqn: v_1`]을 구하라.

<해>

[eqn: cdot][eqn: under{i_s`}]  : Input resistance[eqn: =inf`] [eqn: ->]  [eqn: under{i_s =0`}]

[eqn: cdot][eqn: under{v_1`}] : [eqn: v_"in" = 1``rmmV =0.001``rmV`] [eqn: ->]  [eqn: under{v_1 = 10^5 v_"in" = 10^5 times 0.001 = 100 ``rmV`}]

* 개량 op amp 모델 : 그림 3.9

- Ideal op amp + input resistance([eqn: R_i`]) + output resistance([eqn: R_o`])

[eqn: cdot]Ideal op amp :[eqn: R_i =inf`,~R_o =0`]

[eqn: cdot]실용 op amp :[eqn: R_i =1`rmM Omega`,it~R_o =30`rmOmega`]

예제 3.3) 다음 그림 3.10의 회로에서 [eqn: R_i =1`rm M Omega`], [eqn: R_o =30`rm Omega`], [eqn: A=10^5`]인 개량 op amp를 사용할 때, [eqn: v_2 =f`(v_1 )]을 구하라.

<해>

[eqn: cdot]점선의 왼쪽을 테브냉 등가회로로 변환.

[eqn: v_oc` =` v_T `=` {60` TIMES `10^3} over{ (60+30) times 10^3 }` v_1 `=` 2 over 3` v_1`]

[eqn: R_T = { (30 times 10^3 ) ( 60 times 10^3 )}over {(30+60) times 10^3 } = 20 `rm k OMEGA`]

[eqn: cdot]루프전류를 i 라 두면, by KVL

[eqn: (2.02 times 10^6 +30) `i + 10^5 `v_"in" - 2 over 3 v_1 = 0`]

- 그림 (a)에서 [eqn: i= v_"in" /R_i =v_"in" `/10^6 `rm A`]이므로,

[eqn: (2.02 times 10^6 +30) times v_"in" over 10^6 + 10^5 v_"in" = 2 over 3 v_1`]

[eqn: v_"in" = 2 over 3 times 1 over {2.02+3 times 10^-5 + 10^5} v_1 ``Image under{2 over 3 times 10^-5 v_1`}]

[eqn: THEREFORE ~~v_2 &= 10^5 v_"in" +30i = 10^5 times left( 2 over 3 times 10^-5 v_1 right) + 30 times v_"in" over 10^6` ##&= 2 over 3 v_1 + 3 times 10^-5 left( 2 over 3 times 10^-5 v_1 right) ##&= 2 over 3 v_1 + 2 times 10^-10 v_1 ##&Image under{2 over 3 v_1`}]

* ideal op amp를 갖는 회로와 개량 op amp를 갖는 회로 사이의 차이

그림 3.8,

[eqn: cdot][eqn: v_"in"] 과 [eqn: v_1`] :  (b)[eqn: ->][eqn: R_i =inf`],[eqn: R_o =0`],

(c)[eqn: ->][eqn: R_i = 1`rmM Omega`],[eqn: R_o =30``Omega`]

[eqn: v_"in" = cases{rm(b) ~:~under{1 rm mV} = 0.001`rm V` ## rm(c)~:~ it R_i over {10 `rm k Omega +it R_i} times 1`rm mV = under{0.99```mV}= 0.00099``V`}]

[eqn: v_1 = cases{rm(b)~:~it v_1 =10^5 v_"in" = 10^5 times (1`rm mV)=under {100`` rmV`} ## rm(c)~:~it v_1 = {50`rm k Omega} over {R_o + 50`rm k Omega} times (10^5 v_"in" `)= under{98.9`rm V`}}]

[eqn: HOOKRIGHT] ideal op amp 모델과 개량 op amp 모델 사이의 전류 또는 전압의 차이는 1% 이내이므로 보통 ideal op amp 모델을 사용한다.

* 741 op amp 회로 (Fairchild Semiconductor Corp.)

: 20개의 Tr과 11개의 저항 및 그 밖의 소자들로 구성.

3.4 음귀환의 역할

* op amp 개루프 이득의 대표적인 값은  [eqn: A`>=`10^4 sim 10^6] 정도이다. 그러나 이러한 이득은 전압증폭을 위해서는 거의 사용되지 않는다.

* 음귀환(negative feedback) :

출력의 변화가 입력 쪽에 대수적 반대 효과를 작용.

- 출력에서 대수적 증가 (더 큰 양의 값으로, 또는 더 작은 음의 값으로)

[eqn: ->] 입력에서 대수적 감소 (더 작은 양의 값으로, 또는 더 큰 음의 값으로)

: 반대도 성립.

- 이러한 과정에 의해, 음귀환 시스템은 변화를 억제 [eqn: ->] ∴ 출력을 안정화.

* 전압폴로워(Voltage follower : 음귀환 회로) : 버퍼(buffer)

그림 3.13,

[eqn: cdot]그림 (b)에서, by KVL

[eqn: -v_1 + v_"in" + A v_"in" =0`] [eqn: ->] [eqn: v_"in" = v_1 over A+1`]

[eqn: THEREFORE ~~v_2 =A v_"in" = A over {A`+`1} v_1`]

[eqn: cdot][eqn: A`> >`1]이므로,   [eqn: A over A+1 Image 1`].

[eqn: THEREFORE ~~under{v_2 = v_1`}] :  전압폴로워(voltage follower)

([eqn: v_2`]는 증폭없이 [eqn: v_1`]을 따른다)

[eqn: cdot]음귀환의 안정화 작용

- 그림 (b)에서, [eqn: v_"in" = v_{i`1} -v_{i`2}=v_{i`1} -v_2`]. [eqn: THEREFORE ~~under{v_2 `uparrow(downarrow )~ RARROW ~v_"in" ` downarrow ( uparrow )}]

- [eqn: A=][eqn: 10^5`]에서 [eqn: A=9 times 10^4`]로 바뀌면, [eqn: RARROW] [eqn: A over A+1 =][eqn: 0.999990`][eqn: ->][eqn: 0.999989`]

(변화가 거의 없음)

* 음귀환 회로 = 폐루프 회로

: 왜냐하면 op amp를 통한 feedforward 경로와 feedback 경로가 함께 폐루프를 형성.

3.5 기본 Op Amp 회로

* 기본 블록회로(Building block) : 기본 연산(증폭, 덧셈 등) 수행 .

1) 전압폴로워(Voltage follower) : [eqn: R_i =inf`] and [eqn: R_o =0`]

그림 3.14,

[eqn: RARROW] 전압전달방정식

(Voltage transfer equation) :

출력포트를 개방했을 때의 출력        전압을 입력전압으로 나타낸 식.

[eqn: under{v_2 = v_1}]

2) 반전증폭기(Inverting amplifier) : 음귀환을 가짐.

그림 3.15,

그림 3.16,

[eqn: cdot]그림 (b)에서, [eqn: A v_"in" =v_2`] [eqn: ->] [eqn: under{v_"in" = v_2 over A`}], and [eqn: v_"in" = - A v_"in" - R_F `i`]

[eqn: THEREFORE ~~i= {-(A+1)} over R_F v_"in" = - A+1 over R_F v_2 over A`~cdots~(1)]

[eqn: cdot]외부루프에 KVL을 적용,

[eqn: v_2 = v_1 -(R_A + R_F ) i~~cdots~(2)]

[eqn: cdot]식 (1)을 식 (2)에 대입,

[eqn: v_2 &= v_1 -(R_A + R_F ) `left( - A+1 over R_F v_2 over A right) ##&= v_1 + {R_A + R_F} over R_F {A+1} over A v_2`]

[eqn: THEREFORE ~~under{v_2 = -R_F over {R_A + 1 over A (R_A + R_F )} v_1`}]

- [eqn: A`]가 매우 크면,

[eqn: under{v_2 = - R_F over R_A v_1~}]  :  Negative voltage transfer ratio

즉, 전압전달비가 음수 ( - ) → ∴ 반전증폭기

3) 반전가산기(Inverting summer) : 그림 3.17,

[eqn: cdot]반전가산기를 해석하기 위한 등가회로 : 그림 3.18,

[eqn: cdot]그림 (a)에서,

[eqn: R_T = R_1 // R_2 // R_3 = 1 over {1 over R_1 + 1over R_2 + 1over R_3} = under{{R_1 R_2 R_3} over {R_1 R_2 + R_2 R_3 + R_3 R_1}`}]

[eqn: v_T &= {R_2 R_3 /(R_2 + R_3 `)} over {R_1 + R_2 R_3 /(R_2 + R_3 `)} v_1 + {R_1 R_3 /(R_1 +R_3 `)} over {R_2 + R_1 R_3 /(R_1 + R_3`)} v_2 ##&~~+ {R_1 R_2 /(R_1 +R_2 `)} over {R_3 + R_1 R_2 /(R_1 +R_2 `)} v_3` ##&= {R_2 R_3} over {R_1 R_2 + R_1 R_3 + R_2 R_3} v_1 + {R_1 R_3} over {R_1 R_2 + R_1 R_3 + R_2 R_3} v_2 ##&~~+ {R_1 R_2} over {R_1 R_2 + R_1 R_3 + R_2 R_3} v_3 ##&= under{R_T over R_1 v_1 + R_T over R_2 v_2 + R_T over R_3 v_3} = under{R_T ~left( v_1 over R_1 + v_2 over R_2 + v_3 over R_3 right)}]

[eqn: cdot]따라서,

[eqn: v_o &= - R_F over R_T v_T = - R_F over R_T R_T `left( v_1 over R_1 + v_2 over R_2 + v_3 over R_3 right) ##&= under{- R_F over R_1 v_1 - R_F over R_2 v_2 - R_F over R_3 v_3`}]

4) 비반전증폭기(Noninverting amplifier) : 그림 3.19 & 그림 3.20,

[eqn: cdot]그림 (b)에서,

[eqn: v_R_A = R_A over{R_A + R_F} v_2`]

[eqn: cdot]왼쪽루프에 KVL을 적용,

[eqn: v_1 &= v_"in" + v_R_A` ##&= v_2 over A + R_A over {R_A + R_F} v_2` = left( 1 over A + R_A over {R_A + R_F} right) v_2`]

[eqn: THEREFORE ~~under{v_2 = 1 over { 1 over A + R_A over {R_A + R_F}} v_1`}]

[eqn: cdot][eqn: A`]가 매우 크면,

[eqn: under{v_2 = left(1+ R_F over R_A right) v_1`}]

5) 비반전가산기(Noninverting summer) : 그림 3.21,

[eqn: HOOKRIGHT ~~v_o &= left( 1 + R_F over R_A right) v_T` ##&= under{left( 1 + R_F over R_A right) left( R_T over R_1 v_1 + R_T over R_2 v_2 + R_T over R_3 v_3 + cdots right)``}]

여기서, [eqn: R_T = R_1 `//` R_2 `//` R_3 `//` cdots]

3.6 기본 Op Amp 회로의 상호접속

* 포트(Port) : 다른 부회로와 접속하기 위한 한 쌍의 단자.

[eqn: cdot]1-포트(1-port) 회로  : 저항, 커패시터, 인덕터

2-포트(2-port) 회로 : 전압폴로워, 반전증폭기, 비반전증폭기

n-포트(n-port) 회로 : 반전가산기, 비반전가산기

* 두 개의 op amp 기본블록회로의 종속접속(cascade connection) : 그림 3.22

[eqn: cdot] ideal op amp 회로에서 [eqn: i_1 = i_2 = i_3 =0`]이면,

[eqn: v_2 = K_A ``v_1`] 이고 [eqn: v_3 = K_B ``v_2`]  [eqn: ->]  [eqn: v_3 = K_A `K_B ``v_1`]

[eqn: THEREFORE ~~ under{v_3 = K_T ``v_1 = K_A ``K_B `v_1`}],   단, [eqn: under{K_T = K_A ``K_B`}]

예제 3.4) 다음 그림 3.23의 회로에서 이상전압증폭기 모델을 사용하여 전압전달   방정식을 구하라.

<해>

[eqn: cdot]오른쪽 기본블록회로 : 비반전증폭기

[eqn: v_3 = left( 1 + R_F over R_A right) v_2 = left( 1+ {10 k Omega} over {5k Omega} right) v_2 =3 `v_2`]

[eqn: cdot]왼쪽 기본블록회로 : 반전증폭기

[eqn: v_2 = - R_F over R_A v_1 = - {100k Omega} over {25 k Omega}v_1 =-4 `v_1`]

[eqn: cdot]전체 전압전달방정식 :

[eqn: under{v_3 = 3(-4 `v_1 )=-12 `v_1}]

종속접속(cascade)된 기본블록회로에서,

전체 전압전달비는 각 전압전달비의 곱이다.

예제 3.5) 다음 그림 3.24의 회로에서 이상전압증폭기 모델을 사용하여 전압전달   방정식 [[eqn: v_o =f `(v_1 ,v_2 )]]를 구하라.

<해>

[eqn: cdot]오른쪽 기본블록회로 : 2-입력 비반전증폭기

[eqn: v_o &= left( 1+ R_F over R_A right) cdot R_T `left( v_2 over R_1 + v_3 over R_2 right) ##&= left( 1+ { {rm100 K}} over { {rm 20K}}right) cdot ( {rm 60K} // {rm 30K} ) left( v_2 over {{rm 60K}} + v_3 over{{rm 30K}} right),~(rm K=10^3`) ##&= under{2 v_2 + 4 v_3`},~left( BECAUSE ~{rm 60K}//{rm 30K} = 1 over{ 1/rm 60K + 1/30K}= {rm 20K} right)]

[eqn: cdot]왼쪽 기본블록회로 : 1-입력 반전증폭기

[eqn: v_3 = - R_F over R_A v_1 = {rm - 40K over 40K} v_1 = -v_1`]

[eqn: cdot]전체 전압전달방정식 :

[eqn: under{v_o = 2v_2 + 4(-v_1 ) = 2v_2 - 4v_1`}]

[eqn: HOOKRIGHT] 전압차는 반전회로와 비반전회로를 결합함으로써 구할 수 있다.

* 로딩(Loading) 및 로딩효과(loading effect)

: 기본블록회로의 출력전류가 증가함에 따라 그 출력전압이 감소하는 현상

: 내부저항과 부하저항 간의 전압분배에 기인.

그림 3.25,

3.7 실용 Op Amp

* 실장(physical packaging)

[eqn: cdot]최초의 상업용 op amp :

- 약 50년 이전에 출현.

- 크고, 무거운 소자 (진공관 + [eqn: R `L `C`] 부품)

- 크기, 가격, 소비전력의 제약

- 핵심 수학적 연산 성능의 제약 (연산증폭기)

[eqn: cdot]최초의 모놀리식 op amp

- 1962년 Fairchild Electronics가 생산 ([eqn: mu A ``709`])

- 실리콘 칩 상에 구현

[eqn: cdot]오늘날의 op amp

- 크기와 가격의 급속한 하락

- IC 기술의 진보 [eqn: ->] 더 좋은 성능과 신뢰도

- 많이 사용되는 범용 op amp ([eqn: mu A ``741`])

[eqn: HOOKRIGHT] 8-pin dual-in-line package (DIP) [eqn: HOOKRIGHT] 그림 3.26 참조.

* 성능과 주위 환경의 제약

[eqn: cdot]환경 조건 :

- 정확한 전원

- 외부신호의 적절한 차폐

- 규정된 온도 범위

[eqn: cdot]성능 제한

- 전압, 전류, 전력, 및 주파수 (1MHz 이하)

*요 약 : Self-study

Report

<문제> 3.1, 3.2, 3.8, 3.10, 3.15, 3.17, 3.22, 3.26, 3.30, 3.32

(10 문제)